[30]​, La consola de videojuegos PlayStation 3 de Sony contiene la primera aplicación fabricada del procesador Cell, a una velocidad de reloj de 3,2 GHz, con siete de los ocho SPEs operacionales, lo que permite a Sony incrementar la producción en la fabricación del procesador. [18]​ La velocidad de reloj objetivo durante su lanzamiento son 3,4 GHz[16]​ El primer diseño se fabricó usando tecnología de fabricación SOI de 90 nm, de cuya producción inicial se encargó la fábrica de IBM en East Fishkill.[12]​. El máximo ancho de banda para datos para todo el EIB es limitado por la velocidad máxima a la que las direcciones son vigiladas por todas las unidades en el sistema, que es de uno por ciclo de bus. Encaja con las restricciones de espacio y aun así proporciona anchos de banda bastante notorios. Cada PPU puede completar dos operaciones de doble precisión por ciclo de reloj, lo cual se traduce en un rendimiento de 6,4 GFLOPS a 3,2 GHZ.[23]​. La SPE contiene solamente registros de 128 bits. La interface FlexIO está organizada en 12 carriles, siendo cada carril un canal de 8 bits punto a punto. Para datos en precisión doble, usualmente empleados en computadores personales, el rendimiento del Cell decrece considerablemente, pero aún alcanza los 12,8 GFLOPS. Esta cita representa aparentemente la mayor revelación pública por parte de IBM de este mecanismo y su impacto. Los clústeres de consolas PlayStation 3 son una atractiva alternativa a los sistemas de gama alta basados en Blades Cell. En el otoño de 2006, IBM lanzó el módulo blade QS20, empleando procesadores Cell BE dobles que proporcionaba un tremendo rendimiento en cierto tipo de aplicaciones, alcanzando un máximo de 410 GFLOPS por módulo. El límite para cada participante individual es el de leer y escribir a una velocidad de 16 bytes por ciclo de reloj (por simplicidad muchas veces se indican 8 bytes por ciclo de reloj). El PPE mantiene una cola de trabajo, planifica trabajos en las SPEs y monitoriza los progresos. Cuando los patrones del tráfico los permiten, cada canal puede transmitir hasta un máximo de 3 transacciones de forma concurrente. El número de pasos implicados en enviar un paquete tiene poco impacto en la latencia de transferencia: la velocidad de reloj que controla todos los pasos es muy rápida con relación a cualquier otra consideración. El EIB incluye una unidad de asignación que funciona como un conjunto de semáforos. Traduce cualquier texto gracias al mejor traductor automático del mundo, desarrollado por los creadores de Linguee. Seis pasos es la distancia máxima entre cualquier par de participantes. [40]​ IBM proporciona una plataforma de desarrollo completa basada en Linux para ayudar a los programadores a afrontar esta tarea. [39]​, La arquitectura Cell implanta novedades como son la estructura de coherencia de memoria, por la que IBM ha recibido varias patentes. Wszelkie prawa zastrzeżone. Cada uno de los participantes en el EIB posee un puerto de lectura de 16 bytes y otro de escritura de 16 bytes. En algunos aspectos el sistema Cell se asemeja a los primeros diseños de Seymour Cray, pero a la inversa. A pesar de presentar arquitecturas Turing completas, las SPE no son completamente autónomas y requieren que el PPE les envíe órdenes antes de poder ejecutar ninguna tarea de utilidad. El PPE y la arquitectura de bus incluyen varios modos de operación que proporcionan diferentes niveles de protección de memoria. En algunos de los documentos de IBM los participantes del EIB son denominados “unidades”. La primera versión de la patente del Broadband Engine mostraba un encapsulado de chip conteniendo cuatro “elementos de procesamiento” (Processing Elements), lo cual era la descripción en la patente de lo que ahora se conoce como “elementos power de proceso” (Power Processing Element). El problema ha sido invertido en el Cell: leer datos ya no constituye el problema gracias a los complejos códigos empleados en la industria. [50]​, En noviembre de 2005 IBM lanzó en su sitio web el kit de desarrollo de software para CBE versión 1.0 (Cell Broadband Engine (CBE) Software Development Kit Version 1.0), consistente en un simulador y herramientas varias. Características únicas como el subsistema de memoria XDR de RAMBUS y el bus de interconexión de elementos (Element Interconnect Bus, EIB)[5]​ parece que posicionan el Cell de manera ventajosa en el empleo de aplicaciones futuras en el campo de la supercomputación, donde se sacaría provecho de la habilidad del procesador para manejar núcleos de coma flotante.
2020 qué significa cell